最近,光刻芯片圈儿又有大往事了 。何制
佳能搞出了个新的不用芯片制作配置装备部署 ,不用光刻技术 ,光刻就能造 5nm 的何制芯片。
而且说是不用再优化优化 , 2nm 制程也不是光刻啥大下场。
这可先把一众网友们搞懵圈儿了 ,何制佳能奈何样欠好好造相机,不用跑进去搞造芯片的光刻机械了?
而且一动手便是 5nm 、 2nm 的何制。
而这,不用差评君就不患上不先帮佳能找补多少句了,光刻并不断以来,何制佳能在芯片制作配置装备部署上都有妄想,隔邻的尼康也是一个样。
不外当初光刻机的顶尖技术不断都被 ASML 独占,佳能眼看追不上,于是在钻研光刻机的同时,又找了另一条赛道:纳米压印 。
这次往事的主角,也正是这个 “ 纳米压印 ” 技术,反正新闻一出,吃瓜公共们的反映是最冷落的 。
像是甚么“ 光刻机即将被取代,纳米压印战未来 ” “ ASML 这下要慌了 ,被换赛道超车了 ” 。。。种种品评辩说看患上人一片沸腾,彷佛光刻机这玩意儿,之后只能在废品接管站里看到了似的。
差评君也去简陋清晰了一下,却发现使命比想象中的重大 ,且幽默 。
首先这些年来 ,光刻机的睁开已经逐渐走到一个瓶颈期 ,芯片制程的后退速率 ,也肉眼可见患上变慢。
不比力就不伤害,反不雅睁开至今才二十多年的纳米压印技术,却是一个 “ 快 ” 字了患上,噌噌多少年就快要遇上光刻机的进度了。
比力上个世纪五十年月起步的光刻技术 ,速率直接翻了一倍多。
而且 ,新的纳米压印技术以及光刻机比照 ,不光老本也降了 ,致使制作工艺也贼重大,更适宜大规模破费。
这么说吧 ,用光刻技术造芯片,总老本若是十块 ,光刻技术就患上花三块,光阴老本也占到总老本的一半 。
比力之下,用纳米压印技术可能省掉快要三成的老本,若是晶圆吞吐量再提升一点,直接就能节约一泰半的老本。
更紧张的是,纳米压印技术的工艺颇为重大 ,跟盖章同样 ,像下图这种印章列位差友们理当都见过概况玩过吧。
纳米压印的道理呢,以及它差未多少,只不外是迷你微缩版 。
制作的历程总共就分两步,一步造 “ 印章 ” ,一步 “ 盖章 ” 。
先在刻好电路的底板上喷涂印章所需的质料,等凝聚后便是纳米压印的印章。
而后再在晶片上喷涂一层纳米压印胶,直接盖章 、期待凝聚、脱模就 OK 了。
在造印章 、盖章的历程中,都不用交流工具 ,一个 “ 喷头 ” 就能搞定,时期惟独要替换概况的质料。
而隔邻需要折来折去的 EUV 光刻技术,不光要一个重大的透镜阵列来操作光线,而且要发生这个波长极短的极紫外光,还患上大功率反对于着 。
这样比力之下,纳米压印技术简直是集能耗小、工艺重大 、配置装备部署轻捷等短处于一身,良多人都以为这会是最有可能替换 EUV 光刻的技术 。
而且如今,纳米压印技术也已经睁开出了良多分支,光是压印方式就有三种 :热压印 、紫外压印以及微打仗压印 ,其中紫外压印罕用在芯片制作中 ,在紫外光的映射下,压印胶很简略凝聚脱模。
凭证固化方式 、压印面积中分类也衍生出了良多差距的工艺。
这些工艺,除了造芯片之外,还能用在 LED 、 OLED 、 AR 配置装备部署中 。
可能说,在纳米压印这块儿,已经有百花齐放,步入慢车道的迹象了 。
此外 ,全部芯片制作行业,对于纳米压印技术的关注也良多。
从 2004 年开始 ,下面咱们提到的佳能,就开始偏远钻研起了纳米压印 。2014 年它笼络了美国的一家纳米压印公司 Molecular Imprints( 份子压模 ),正式宣告进入纳米压印市场 。
其后 ,它还以及东芝( 如今的铠侠 )相助,豫备用纳米压印技术造 3D NAND 闪存,三星在买 EUV 配置装备部署的同时 ,也还在入手妨碍纳米压印技术的研发 。
就连 SK 海力士也从佳能那边买了纳米压印配置装备部署,豫备搞 3D NAND 闪存破费测试,并妄想在 2025 年实现大规模量产。
假如能顺遂实现商业化的话, 200 层以上的 3D NAND 闪存破费功能会大猛后退。
到时候,用纳米压印技术造 DRAM 、 CPU 等芯片做作也就不远了 。
在国内,纳米压印的市场也是睁开患上火热 ,良多高校像复旦、北大等都有相关的钻研。头多少天佳能官宣自家的纳米压印配置装备部署之后,还顺带拉动了国内相关意见股,汇创达盘中一度涨超 14% 。
国内的一些上市企业,好比美凯迪、奥比中光 、腾景科技等也都在纳米压印相关行业有所妄想 ,而且还在不断搞相关技术的研发。
前期,市场火热最直不雅的展现便是在专利上,当初国外在纳米压印技术相关专利总数上排名第二,占比全天下总数的 16% 。
以是说纳米压印技术,妥妥是当初确当红辣子鸡 。
不外在差评君心田尚有个疑团 ,纳米压印技术这么重大 ,一句话就能批注显晰道理 ,为啥这么晚才被钻研 ,不理当早就运用了吗?
于是我又回偏激子细钻研了下纳米压印的工艺流程 ,发现纳米压印这技术,在一起头就卡了个大 BUG 。
而这 BUG ,也算是解答了差评君的疑难 ,那便是 :光刻机事实会不会被取代、被扩展?
还拿盖章章的例子来说 ,用这种措施做芯片,第一步首先患上做印章吧 ,但纳米压印做那个 “ 印章 ” 的模具是 1 :1 的。
但要奈何样 “ 挖出 ” 印章里这种纳米级的沟道 ?
( 舒适揭示 :当初便是由于挖不出纳米级的沟道才搞出的光刻机,用 5 :1 致使 10 :1 淘汰后的电路板光刻。 )
以是能供纳米压印抉择的要末是光刻 ,要末便是试验室里的电子束曝光以及聚焦离子束。
e妹妹m 合着这一圈儿又回到尽头了。 。。
不外幸好那个做印章的 “ 模具 ” 可能一再运用,不用大批破费,也算是另一种方式的节约老本 ,否则真便是脱裤子放屁。
尽管 ,除了这个大 BUG 外,纳米压印尚有良多的技术难题等着处置。
艰深咱们自己玩印章的时候都防止不了印的不屈均,概况缺边少角的。
而在纳米尺度下的纳米压印技术 ,这些情景就更不能防止了,像下面这些双方高度不一、印章变形 、不残缺适宜的天气都是很罕有的残次品 。
要防止这些残次品的泛起,就患上在技术高下功夫。
首先便是喷涂历程 ,也便是在晶片上喷涂纳米压印胶,在这个历程中,喷涂的厚度、平均度等都有着严厉的要求,而且还不能有气泡 、灰尘进入 ,一旦进入直接就报废了。。 。
处置措施当初都是在压印历程下功夫 ,部份加热不屈均的部份,好让印章以及印胶详尽贴合。
尚有便是脱模历程,为了能让压印胶更好的脱模 ,业内艰深都市在胶下面搞上一层纳米级此外抗粘性质料。
这尽管好脱模了 ,但这种抗粘性质料还会以及模具爆发磨擦啥的 ,模具的寿命也会因此延迟